Схемы для ускорения арифметических операций
В ЭКЛБ две ЛТ и два триггера соединены вместе через схему ускоренного переноса и два однобитных полусумматора. Эти схемы позволяют эффективно реализовать многоразрядные параллельные сумматоры, а на их основе - всевозможные счетчики и АЛУ.
Для минимизации оборудования и ускорения вычисления операции умножения используется дополнительная схема поразрядного произведения.
Следует добавить, что в новой серии VirtexII аппаратно реализованы умножители 18 на 18 разрядов.
